왜 임베디드 시스템은 메모리 종류를 여러 개 섞어 쓸까

04편과 05편에서 MCU(Microcontroller Unit) 내부에 프로세서 코어와 함께 메모리가 통합되어 있다는 것을 배웠다. 그런데 이 메모리는 단일한 하나의 저장소가 아니라, 성격이 다른 여러 종류의 메모리가 목적에 맞게 조합된 것이다. 프로그램 코드는 전원이 꺼져도 남아 있어야 하지만, 실행 중 변하는 변수 값은 빠르게 읽고 써야 한다. 이 두 요구를 하나의 메모리로 동시에 만족시키기 어렵기 때문에, 임베디드 시스템은 처음부터 여러 메모리를 역할별로 나눠 쓴다.

메모리 종류별 특징: ROM, Flash, SRAM, EEPROM

쉽게 말하면: 전원이 꺼져도 내용이 남는 메모리(비휘발성)와, 전원이 꺼지면 내용이 사라지지만 빠른 메모리(휘발성)를 목적에 따라 나눠 쓴다.

비휘발성(non-volatile)이란 전원 공급이 끊겨도 저장된 내용이 사라지지 않는 성질을, 휘발성(volatile)이란 전원이 끊기면 내용이 사라지는 성질을 말한다. 오늘날 대부분의 MCU는 마스크 ROM 대신 Flash 메모리를 프로그램 저장 공간으로 쓴다. Flash는 한 번 쓴 뒤에도 다시 지우고 새 프로그램을 넣을 수 있어(그래서 “펌웨어 업데이트”가 가능하다), 개발 단계에서 반복적으로 코드를 올리고 테스트하는 데 훨씬 유리하기 때문이다.

Flash와 EEPROM은 둘 다 전기적으로 지우고 다시 쓸 수 있다는 점은 같지만, 지우는 단위가 다르다. Flash는 한 번에 큰 블록(섹터, 보통 수 킬로바이트 단위)을 통째로 지워야 새로 쓸 수 있는 반면, EEPROM은 바이트 단위로 개별적으로 지우고 쓸 수 있다. 그래서 설정값처럼 자주, 조금씩 바뀌는 데이터는 EEPROM(또는 이를 흉내 낸 Flash의 일부 영역)에 저장하고, 크기가 크고 통째로 갱신되는 프로그램 코드는 Flash에 저장하는 것이 일반적인 역할 분담이다.

SRAM(Static RAM)은 MCU 내부에서 실행 중인 프로그램의 변수, 함수 호출 스택, 힙(동적 할당 영역)을 담는 휘발성 메모리다. 바이트 단위로 자유롭게 읽고 쓸 수 있고 속도가 빠르지만, 전원이 꺼지면 내용이 모두 사라지므로 재부팅 후 복원해야 하는 값은 SRAM이 아니라 Flash나 EEPROM에 저장해 둬야 한다. (참고로 컴퓨터구조 과목에서 다루는 DRAM은 대용량 시스템의 주기억장치에 주로 쓰이며, 소형 MCU는 회로가 단순하고 접근 속도가 빠른 SRAM을 코어 옆에 내장하는 경우가 많다.)

하버드 구조와 폰노이만 구조

쉽게 말하면: 명령어를 가져오는 길과 데이터를 가져오는 길을 아예 분리해 둔 것이 하버드 구조이고, 하나의 길로 명령어와 데이터를 모두 처리하는 것이 폰노이만 구조다.

폰노이만 구조(Von Neumann architecture)는 명령어와 데이터를 하나의 메모리 공간에 함께 저장하고, 하나의 버스(bus, 데이터가 오가는 통로)로 이 둘을 순서대로 실어 나른다. 구조가 단순하고 메모리를 유연하게 나눠 쓸 수 있다는 장점이 있지만, 명령어를 가져오는 것과 데이터를 가져오는 것이 같은 통로를 놓고 경쟁하므로 동시에 처리할 수 없다는 한계(폰노이만 병목, Von Neumann bottleneck)가 있다.

하버드 구조(Harvard architecture)는 명령어를 저장하는 메모리·버스와 데이터를 저장하는 메모리·버스를 물리적으로 분리한다. 그 결과 CPU는 같은 클록 사이클에 명령어 인출과 데이터 접근을 동시에 수행할 수 있어, 06편에서 다룬 파이프라인의 각 단계가 서로 방해받지 않고 겹쳐 돌아가는 데 유리하다.

ARM Cortex-M 계열은 실제로는 개선된 하버드 구조(modified Harvard architecture)를 쓴다. 명령어와 데이터를 위한 버스를 분리해 두면서도, 프로그래머 입장에서는 하나의 통합된 주소 공간(다음 절의 메모리 맵)으로 접근할 수 있게 만들어 두었다. 즉 물리적으로는 하버드처럼 버스를 나누되, 주소 체계는 폰노이만처럼 통합해 두 구조의 장점을 절충한 것이다.

메모리 맵: 주소 공간을 역할별로 나눠 배치한다

쉽게 말하면: MCU는 코드 영역, SRAM 영역, 주변장치 레지스터 영역처럼 서로 다른 성격의 저장 공간을 하나의 커다란 32비트 주소 공간 안에 구역별로 나눠 배치해 둔다.

메모리 맵(memory map)이란 프로세서가 접근할 수 있는 전체 주소 공간(Cortex-M의 경우 32비트, 즉 0번지부터 약 43억 번지까지)을 어떤 용도의 메모리·장치가 어느 주소 범위를 차지하는지 정리한 배치도다. Cortex-M 계열이 정의하는 전형적인 메모리 맵은 다음과 같다.

이 배치는 벤더(제조사)마다 세부 범위가 조금씩 다를 수 있지만, “코드 영역은 낮은 주소, SRAM은 그다음, 주변장치는 그다음”이라는 큰 틀은 Cortex-M 계열이 공통으로 따르는 규약이다(참고자료의 Arm Cortex-M 문서 체계 참고).

메모리 맵드 I/O: 주변장치를 메모리 주소처럼 다룬다

메모리 맵에서 특히 중요한 것이 Peripheral(주변장치) 영역이다. Cortex-M을 비롯한 대부분의 MCU는 메모리 맵드 I/O(memory-mapped I/O)라는 방식을 쓰는데, 이는 GPIO나 타이머 같은 주변장치의 제어 레지스터를 별도의 명령어 없이 일반 메모리 주소를 읽고 쓰는 것과 똑같은 방식으로 조작하는 방식이다.

/* 메모리 맵드 I/O: 특정 주소를 포인터로 캐스팅해 레지스터처럼 접근한다 */
#define GPIOA_ODR (*(volatile unsigned int *)0x40020014)  /* GPIOA 출력 데이터 레지스터 주소 */
 
GPIOA_ODR = 0x00000001;   /* 이 한 줄이 실제로는 GPIOA의 0번 핀에 전기 신호를 출력한다 */

이 코드에서 0x40020014는 앞서 본 메모리 맵의 Peripheral 영역 안에 들어 있는, GPIOA라는 주변장치의 “출력 데이터 레지스터”가 매핑된 주소다. C 코드에서는 이 주소를 volatile(08·12편에서 자세히 다룬다. 컴파일러가 이 값을 임의로 캐시하거나 최적화로 생략하지 못하게 막는 키워드) 포인터로 캐스팅해, 마치 평범한 변수에 대입하듯 값을 쓰면 실제 하드웨어 핀의 전압이 바뀐다. 이것이 “메모리에 값을 쓰는 것”과 “하드웨어를 제어하는 것”이 완전히 같은 문법으로 이뤄지는 메모리 맵드 I/O의 핵심이다. (이와 대비되는 방식으로 포트 맵드 I/O, port-mapped I/O가 있는데, 이는 별도의 전용 입출력 명령어와 독립된 주소 공간을 쓰는 방식으로 x86 계열에서 볼 수 있으며 Cortex-M은 이 방식을 쓰지 않는다.)

MPU와 MMU: 이름은 비슷하지만 역할이 다르다

쉽게 말하면: MMU는 가상주소를 물리주소로 변환해 주는 장치이고, MPU는 주소 변환 없이 “이 영역은 누가 접근해도 되는지”만 감시하는 훨씬 단순한 보호 장치다.

MMU(Memory Management Unit, 메모리 관리 장치)는 프로그램이 사용하는 가상 주소(virtual address)를 실제 물리 메모리의 물리 주소(physical address)로 변환해 주는 하드웨어다. 이 변환 덕분에 운영체제는 각 프로세스에게 “내가 메모리를 독차지하고 있다”는 착각을 줄 수 있고(가상 메모리), 프로세스마다 독립된 주소 공간을 부여해 서로의 메모리를 침범하지 못하게 막을 수 있다. 리눅스 같은 범용 운영체제를 올리는 상위급 프로세서(Cortex-A 계열)에는 MMU가 있다.

반면 MPU(Memory Protection Unit, 메모리 보호 장치)는 주소 변환을 하지 않는다. 대신 미리 정의된 몇 개의 영역(region)에 대해 “이 주소 범위는 읽기만 가능”, “이 주소 범위는 특권 모드에서만 접근 가능”처럼 접근 권한만 검사한다. 실제 주소는 원래 그대로(가상 주소 개념 자체가 없다) 사용된다.

Cortex-M 기반 MCU가 MMU 대신 MPU(그마저도 선택 사항인 경우가 많다)를 쓰는 이유는 명확하다. 임베디드·실시간 시스템은 응답 시간의 예측 가능성이 최우선인데, MMU의 페이지 테이블 탐색이나 TLB(Translation Lookaside Buffer, 주소 변환 결과를 캐싱하는 장치) 미스 같은 동작은 처리 시간이 상황에 따라 들쭉날쭉해질 수 있다. MPU는 훨씬 단순한 규칙(영역별 권한 비교)만 검사하므로 지연 시간이 일정하고 예측 가능해, 13편 이후에서 다룰 실시간 시스템의 요구사항과 잘 맞는다.

자주 틀리는 점

• Flash와 EEPROM을 “휘발성 여부”로 구분하려는 오류. 둘 다 비휘발성이며, 차이는 지우기 단위(블록 대 바이트)다.
• 하버드 구조를 “메모리가 물리적으로 두 개라 용량이 두 배”라고 착각하는 오류. 핵심은 동시 접근이 가능해지는 속도 이점이다.
• MPU를 “MMU의 축소판이라 가상 메모리도 일부 지원한다”고 착각하는 오류. MPU는 주소 변환 자체를 하지 않는다.

핵심 정리

• ROM·Flash는 프로그램 코드처럼 잘 바뀌지 않는 비휘발성 저장에, SRAM은 휘발성이지만 빠른 실행 중 데이터 저장에, EEPROM은 자주 바뀌면서도 보존해야 하는 소량 데이터 저장에 쓰인다.
• 폰노이만 구조는 명령어·데이터를 하나의 버스로 공유해 병목이 생기고, 하버드 구조는 버스를 분리해 동시 접근이 가능하다. Cortex-M은 개선된 하버드 구조를 쓴다.
• Cortex-M의 메모리 맵은 Code, SRAM, Peripheral 등 영역을 32비트 주소 공간에 구역별로 배치하며, 주변장치를 메모리 주소처럼 접근하는 메모리 맵드 I/O를 쓴다.
• MMU는 가상 주소를 물리 주소로 변환해 가상 메모리·프로세스 격리를 지원하고, MPU는 주소 변환 없이 영역별 접근 권한만 검사한다.
• Cortex-M 계열은 예측 가능한 응답 시간이 중요하므로 MMU 대신 더 단순한 MPU를 쓴다.

마무리 복습

참고 자료

• Arm Cortex-M resources 
• ARM MCU Resources - Documentation 
• 국가평생교육진흥원 독학학위제 - 시험안내(전공분야/과목)