왜 카운터를 “설계”까지 해야 할까

10편(컴퓨터구조 쪽에서 다룬 순서논리회로) 수준에서는 카운터를 “T 플립플롭을 나란히 연결해 클록마다 값이 하나씩 늘어나는 회로”로 직관적으로만 이해하고 넘어갔다. 하지만 독학사 시험에서 실제로 자주 나오는 문제는 “2진수 0부터 7까지 세는 카운터”처럼 딱 떨어지는 경우가 아니라, 모드 5, 모드 6, BCD(모드 10)처럼 2의 거듭제곱이 아닌 임의의 개수를 세는 카운터를 JK 플립플롭으로 직접 설계하라는 유형이다. 이런 문제는 19편에서 배운 여기표(excitation table, 원하는 상태 전이를 만들려면 플립플롭 입력에 무엇을 넣어야 하는지 거꾸로 찾는 표)와 20편에서 배운 상태표 작성법을 그대로 응용해야 풀린다.

쉽게 말하면: 카운터 설계는 “몇 개의 상태를 어떤 순서로 돌게 할지”를 먼저 정하고, 그 순서를 만들어내는 데 필요한 플립플롭 입력값을 여기표로 거꾸로 계산해서 최종 논리식을 뽑아내는 작업이다.

비동기 카운터와 동기 카운터: 구조부터 다시 정리

쉽게 말하면: 비동기 카운터는 앞 플립플롭의 출력이 뒤 플립플롭의 클록이 되어 신호가 순서대로 전달되고, 동기 카운터는 모든 플립플롭이 똑같은 클록을 동시에 받아 한 번에 바뀐다.

비동기 카운터(asynchronous counter, 리플 카운터ripple counter라고도 부른다)는 가장 하위 비트를 담당하는 플립플롭만 외부 클록을 직접 받고, 그 위의 비트들은 바로 아래 비트의 출력(주로 $Q$가 1에서 0으로 떨어지는 순간)을 자신의 클록 입력으로 사용한다. 회로 구성이 단순해서(추가 게이트가 거의 필요 없다) 이해하기는 쉽지만, 클록 신호가 마치 물결(ripple)처럼 한 비트씩 순서대로 전파되므로, 비트 수가 늘어날수록 전파 지연(propagation delay)이 계속 누적된다. 8비트 리플 카운터라면 최상위 비트가 안정된 값을 갖기까지 플립플롭 8개의 지연 시간을 모두 합한 시간이 걸린다.

동기 카운터(synchronous counter)는 모든 플립플롭이 같은 클록선에 동시에 연결되어, 클록이 뛰는 순간 모든 비트가 한꺼번에 바뀐다. 다만 “다음 상태가 무엇이 되어야 하는가”를 각 플립플롭이 미리 알고 있어야 하므로, 비트 사이의 관계를 계산하는 추가 논리 게이트가 필요하다. 회로는 조금 더 복잡하지만, 모든 비트가 동시에 안정되므로 속도가 빠르고 설계자가 원하는 임의의 순서(꼭 이진수 증가가 아니어도 됨)로 상태를 돌게 만들 수 있다는 것이 결정적인 장점이다.

동기 카운터 설계 절차: 여기표를 거꾸로 사용한다

쉽게 말하면: “이 상태에서 저 상태로 가려면 플립플롭에 뭘 넣어야 하지?”를 여기표에서 찾아 표로 정리한 뒤, 그 표를 카르노맵처럼 간소화하면 완성된 회로 논리식이 나온다.

동기 카운터 설계는 20편에서 다룬 일반적인 순차회로 설계 절차(상태도 → 상태표 → 플립플롭 입력방정식 → 출력방정식)를 그대로 따르되, 카운터는 출력이 곧 상태(Q값 자체) 이므로 별도의 출력 논리를 만들 필요가 없다는 점이 단순화 포인트다. 절차는 다음과 같다.

완성된 mod-5 카운터의 회로 구성

위에서 구한 여섯 개의 입력방정식($J_2, K_2, J_1, K_1, J_0, K_0$)을 JK 플립플롭 3개의 입력에 각각 연결하면 mod-5 동기 카운터가 완성된다. $K_2 = 1$과 $K_0 = 1$은 항상 1이 걸려 있는 상수 입력이므로 별도의 게이트 없이 전원(논리 1)에 바로 연결하면 되고, 나머지 네 입력만 AND·OR 게이트로 구현하면 된다.

결과 해석: 상태도를 보면 정상 경로 5개 상태($000$~$100$)가 하나의 순환 고리를 이루고, 나머지 비정상 상태 3개($101$, $110$, $111$)는 모두 화살표 하나로 곧장 $000$으로 흡수된다. 이렇게 비정상 상태에서 정상 경로까지 한 클록 안에 도달하도록 만드는 것을 자기 보정(self-correcting) 설계라고 하며, 만약 비정상 상태들끼리 서로를 가리키며 순환하는 별도의 고리가 생겨 버리면(예: $101 \to 110 \to 101 \to \cdots$) 카운터가 정상 경로로 절대 돌아오지 못하는 잠금(lockout) 상태에 빠진다. 시험에서 “이 카운터 설계가 올바른가”를 묻는 문제는 종종 이 잠금 여부를 확인하라는 함정으로 나온다.

모듈러 카운터 개수와 필요 비트 수

쉽게 말하면: N개의 상태를 세려면 $2^n \geq N$을 만족하는 최소 $n$비트가 필요하고, 남는 $2^n - N$개의 여분 상태는 항상 비정상 상태 처리 대상이 된다.

BCD 카운터(모드 10, 00001001을 반복)처럼 실제 시험에 자주 등장하는 카운터도 정확히 같은 절차(상태표 → 여기표 대입 → 카르노맵 간소화)로 설계하며, 다만 비정상 상태가 6개(10101111)로 늘어나 카르노맵의 무관 항이 훨씬 많아진다는 점만 다르다.

핵심 정리

• 비동기(리플) 카운터는 뒤 비트가 앞 비트의 출력을 클록으로 삼아 회로는 단순하지만 전파 지연이 누적되고, 동기 카운터는 모든 비트가 같은 클록을 공유해 빠르지만 입력 논리를 계산해야 한다.
• 동기 카운터 설계는 (1) 세고 싶은 순서로 상태표 작성 → (2) 각 비트 전이를 플립플롭 여기표에 대입 → (3) 카르노맵으로 J, K(또는 D, T) 입력방정식 간소화 → (4) 게이트로 구현하는 4단계 절차를 따른다.
• 모드 N 카운터는 $2^n \geq N$을 만족하는 최소 $n$비트로 만들며, 남는 $2^n - N$개의 비정상 상태는 자기 보정(다음 클록에 정상 경로로 복귀) 설계로 처리한다.
• 비정상 상태끼리 서로를 순환 참조하면 카운터가 정상 경로로 영영 돌아오지 못하는 잠금(lockout) 상태가 되므로, 설계 후에는 모든 비정상 상태의 다음 상태를 추적해 잠금 여부를 반드시 확인해야 한다.

마무리 복습

참고 자료

• 국가평생교육진흥원 독학학위제 - 과목별 평가영역 
• 국가평생교육진흥원 독학학위제 - 출제방향/수준